verilog 仿真 – 芯片园地

Verilog testbench编写进阶（3）–$strobe，$write

William 2021-11-02 FPGA

在前面的几节课程中，我们介绍了$display，…

Verilog 文件操作-$fopen，$fclose

William 2021-10-06 FPGA

在Verilog 仿真工程中，有时我们需要从操作系…

vivado 仿真工程中$readmemh 使用

William 2021-10-02 FPGA

在verilog 仿真中，有时会使用$readme…