SDRAM或DDR SDRAM 的内部结构如图1所示，内部由MOS管控制的存储单元。与SRAM不同的是DDR SDRAM的存储端元仅仅是一个容量很小的电容。DDR的读写控制由Word-line 和Bit-line构成，Word-line、Bit-line分别如图1的红线和蓝线所示，他们都是地址译码形成的逻辑寻址。在DDR SDRAM的使用中经常会有两个概念分别为预充电和刷新，那它们到底是什么？它们之间又有什么区别？
图1 DDR SDRAM的内部结构示意图
1. DDR SDRAM行列读取比较器
由于在DDR内部有一个比较器用于比较存储单元的电压是高电平还是低电平，该比较器的参考电压一般选择IO端口电压的一半，如1.5V的DDR3可以为0.75V。当电容上的电压小于0.75V某个特定的窗口值，如VC=0.6V,可以判定为低电平；当高于某一特定值如VC=0.9V，可以判定为高电平，如图2所示。
图2 DDR SDRAM的参考电压示意图（MT41J128M16HA）
图2示意了VREF的直流、交流噪声范围，以及比较器（迟滞比较器）的高低电平范围。对于MT41J128M16HA芯片高/低电平分为0.85v/0.65V。
图1中没有画出参考电压的引脚示意，但已经隐含参考电压的输入。如图3所示。比较原理如下：
- DDR SDRAM按行读取，Bit-line线按行交错使用。主要DDR每次只读取一行（或其中的一个部分）。
- 初始状态Bit-line为Vref，比较后的结果保持Bit-line为Vref不变。
- 当Bit-line高于Vref一定范围后由于正反馈的结果，Bit-line电压很快上升到一定高度以上如0.925V以上（如图2），此时DDR读取的值为高电平。并对存储电容充电。
- 当Bit-line低于Vref一定范围后由于正反馈的结果，Bit-line电压很快降低到一定高度一下如0.575V以下（如图2），此时DDR读取的值为低电平。并对存储电容放电。
- 图2中VIL(AC),VIL(DC)为低电平交流噪声容限，VIH(AC),VIH(DC)为高电平交流噪声容限。
图3 DDR SDRAM 存储单元高低电平比较原理
2. 预充电
所谓预充电就是在DDR读取某一行数据之前，先将Bit-line的电压恢复到Vref的状态; 如刚上电时Bit-line的电压状态不确定，或读写时引起Bit-line电压偏离Vref比较远，因此在读某一行之前一般要预充电，也可以在关闭某一行时进行。预充电步骤如下：
- 关闭Sensor amplifier
- 闭合预充电开关如图1， 将Bit-line的电压恢复到Vref.
- 等待下一次读写。
DDR SDRAM的刷新
DDR SDRAM的刷新与预充电的原理不同，预充电是对Bit-line的充电或放电（Bit-line由于有一定的长度，可以等效为一个小电容）,详细内容参见DRAM的工作原理。而刷新是利用空余时间进行读回写的过程，一般存储单元的电容CL的电压在非读写期间变化需要一定的时间，而且变化速度与DDR芯片的温度有关，一般要求在0-85°时每64ms刷新8192次，在85-95°时要求32ms刷新8192次。刷新时可以分散进行，也可以集中一段时间刷新完成，只要在64ms或32ms时间内CL上积累或释放足够的电荷即可。有关刷新原理请参照随机存取存储器 RAM的结构与原理
