在VHDL语言编程中，常数(constant)数据…
在语言编程中都会使用变量，变量可以容纳数据，一般称…
构造体（architecture)是实体所定义的电…
VHDL语言作为IC设计或FPGA设计的硬件描述语…
注释语句是每种语言编程必不可少的要素。好的注释语句…
VHDL 的英文全名是Very-High-Spee…
上节内容讲解了4G LTE的无线帧结构，着重讲解了…
在研究通信系统时不可避免的要研究通信协议，在复杂的…
在通信中帧结构的设计是非常重要的，之前的课程对帧结…
在通信系统中频繁使用的两个词是帧和包，经常谈到数据…
在当代的通信网络中为了满足人们的生活和工作的需求，…
I2C接口在小颗非易失性存储芯片EEPROM上经常…
由于在创建Vivado工程，编写文件，使用路径时使…
在SPI接口的EEPROM的原理与使用中给大家介绍…
文章 Xilinx专用设计代码风格中提到从FPGA…
[content_control] …
1. 时序电路下实现一个带有高电平同步复位信号（复…
wireshark： [content_contr…
1. 使用assign和always块来实现或（O…
在时序约束中，对于input delay的约束也至…
上一篇文章示波器的功能介绍示波器的基本功能，本文将…
上一篇文章示波器的基本知识介绍了示波器的基本知识，…
[pdf-embedder url=”…
示波器（oscilloscope）是硬件工程师常用…
上节内容讲解了8b/10b的原理，同时也讲解了8b…
一般在通信中把物理层划分为3个子层，每层各完成不同…
在FPGA设计中经常会出现有大量没有使用的IO管脚…
[pdf-embedder url=”…
[pdf-embedder url=”…
[pdf-embedder url=”…
[pdf-embedder url=”…
在光前万兆网PCS之层中为了提高传输效率采用了64…
在完成DDR3控制器生成后，展开新生成ddr3_i…
在Vivado控制器的生成步骤选择了DDR3选项之…
在以太网中出现了各种类型，包括不同的速度，不同的介…
[pdf-embedder url=”…
由于DDR3底层操控的复杂性，因此FPGA编程时一…
1. DDR3 读时序 DDR3的读时序如图1所示…
由于DDR3速度高、吞吐量大、双边沿、命令复杂、从…
由于DDR3 SDRAM速度高，数据吞吐量大因此对…
[pdf-embedder url=”…
[pdf-embedder url=”…
DDR3用到许多与时间相关的参数，列举并解释如下如…
DDR3存储器的读/写，刷新等都是按照一定的状态执…
SDRAM或DDR SDRAM 的内部结构如图1所…
在FPGA设计中经常会处理数据对齐以及数据与时钟对…
[pdf-embedder url=”…
[pdf-embedder url=”…
[pdf-embedder url=”…
DDR（double data rate）是指相对…