1、我们经常会使用PLL产生的locked信号作为系统复位信号，如果PLL的输入时钟是50MHz，生成3个时钟分别是100MHz、125MHZ、25MHz，那么，当同一个module模块内同时使用这3个时钟频率时，locked作为复位信号，与这3个时钟频率是同步还是异步的呢？同学的理解是异步的，应该使用异步复位的写法进行复位，主要原因是考虑到locked信号为0时，表示时钟还没有稳定，此时只能通过异步复位的方式，才能实现在时钟未稳定之前系统全局处于复位状态。
2、PLL输出的3个时钟（100MHz、125MHz、25MHz），在进行数据交换时，是属于跨时钟域吗？同学的理解是属于跨时钟域的，需要进行数据的同步处理。
3、同步复位和异步复位，在真实的FPGA器件（例如D触发器）连线时，复位信号分别是如何连线的呢？同学理解异步复位的连线方式是将复位信号线直接连接到D触发器的RESET端（异步复位端口），但是同步复位的复位信号线该怎么连接呢？
4、在课程中老师提到了SRAM的内部结构是“推拉结构”，什么是“推拉结构”呢，不太理解这个概念？
5、什么是FPGA如何用通俗易懂的语言向非专业人士解释清楚FPGA的概念？
6、什么是MCU,DSP,ASIC以及与FPGA的区别？FPGA与他们的关系？
对应视频：
