在VHDL语言中没有类似C语言中的#define语…
在VHDL设计文件的基本格式一文中谈到实体（ent…
I2C接口在小颗非易失性存储芯片EEPROM上经常…
本文主要给大家介绍如何在仿真中使用forkR…
1、我们经常会使用PLL产生的locked信号作为…
由于在创建Vivado工程，编写文件，使用路径时使…
在SPI接口的EEPROM的原理与使用中给大家介绍…
上节内容讲解了状态机的基本理论、分类以及在数字电路…
在日常生活或工作中希望在特定条件下有步骤的做事，计…
文章 Xilinx专用设计代码风格中提到从FPGA…
FII_RISCV_V2.01.002版本详情如下…
在学习本节课之前需要一些预备知识：文章Verilo…
之前学习了许多和Verilog文件操作相关的函数，…
Vivado下FIFO IP核除了文章FIFO I…
在上节课Vivado真双端口（TDP）RAM IP…
前几节课在Vivado下学习并使用了ROM IP核…
正弦波（sine wave）在工程中有着重要的意义…
在上节课Vivado Block ROM 的生成与…
1. 工程代码下载: FPGA_DDR3_IO 2…
在DDR控制器的最后阶段是设置FPGA的IO管脚的…
如果在FPGA配置之后仍然想访问非通用输入输出的管…
1. eth_phy_core.v eth_phy…
top.v 是整个网络综合实验工程的顶层模块，如图…
网络综合实验中核心设计框架组成结构: …
在网络综合设计中，IP层发送模块中将数据写入MAC…
// Module Name: eth_mac_r…
/////////////////////////…
在局域网中目前物理层（Phy）芯片基本都支持10M…
在上两节的内容中已经探讨了阻塞赋值语句与非阻塞赋值…
由于双口RAM在实际应用中会经常出现a，b端口不等…
本节内容对双口RAM进行深度测试与仿真，主要内容是…
上节内容讲解了双口RAM的生成步骤以及各选项的细节…
上节内容讲解了单口RAM及使用，本节着重介绍双口R…
上节内容讲解了过采样原理以及利用过采样进行数据中心…