网络综合实验中核心设计框架组成结构:
图1 网络综合实验硬件模块
其中各模块的功能和描述如下：
top.v：工程顶层模块
SYS_DCM：PLL时钟模块IP
ETH_CORE.v：以太网核心模块
ETH_UDP.v：UDP顶层模块
eth_udp_rx.v：UDP接收模块
eth_usp_tx.v：UDP发送模块
ETH_IP.v：IP顶层模块
eth_ip_rx.v：IP接收模块
UDP_RX_DRAM：IP层 16 in/16 out A/B Buffer IP
eth_ip_tx.v：IP发送模块
UDP_TX_DRAM：IP层 16 in/16 out A/B Buffer IP
ETH_MAC.v：MAC顶层模块
eth_mac_rx.v：MAC接收模块
ETH_RX_FIFO：MAC层 9 in/ 9 out FIFO IP
CRC_chk.v：CRC校验模块
IP_RX_DRAM：MAC层 16 in/8 out A/B Buffer IP
eth_mac_tx.v：MAC发送模块
TX_IP_FIFO：MAC层 18 in/ 9 out FIFO IP
CRC_gen.v：CRC生成模块
MAC_TX_BRAM：MAC层 8 in/8 out A/B Buffer IP
eth_phy_core.v：PHY顶层模块
phy_detect.v：以太网速度检测
ETH_PHY.v：PHY模块
ETH_RX_PHY.v：PHY接收
ETH_RX_PHY_selectio_wiz.v：接收selectIO IP
ETH_TX_PHY.v：PHY发送
ETH_TX_PHY_selectio_wiz.v：发送 selectIO IP
mdio_app.v：读写MDIO寄存器顶层模块
mdio_core.v：MDIO读写操作调度
mdio_phy.v：读写MDIO寄存器模块
