由于DDR3速度高、吞吐量大、双边沿、命令复杂、从命令到数据延时时间长以及刷新、预充电等诸多内容，因此DDR3在FPGA上使用非常复杂。鉴于此，在当前的FPGA与DDR3的应用中将DDR3物理层读写（DDR3控制器）与应用层分开，使得物理层控制器有专门的人或单位（如Xilinx，Intel等）维护，用户只关心应用层与控制器之间的读写，而不需要直接与底层的DDR3信号打交道，这样就简化了用户使用DDR3的难度，如图1所示。
图1 APP DDR_controller及DDR之间的关系
从图1中，可以看出FPGA DDR CONTROLLER起到隔离APP与DDR3接口的作用，同时又是FPGA APP与DDR3沟通的桥梁。从APP的角度看，APP 利用 Control、Address、data等总线所访问的就是DDR3本身，而并不知道DDR控制器的存在，所以DDR控制器起到了翻译、解释和桥梁的作用，如图2所示。
图2 DDR 控制器隔离作用
在当前最流行的FPGA供应商Xilinx和Intel都提供了DDR控制器的设计向导，可以在Vivado和Quartus下快速完成DDR控制器的设计，详细内容请参照Vivado下DDR3控制器的设计流程。
