Xilinx7系列FPGA SRL16E原语

Yvonne 2022-03-06 FPGA

文章 Xilinx专用设计代码风格中提到从FPGA…

SDC XDC input_delay模型与使用

tzhuang 2022-01-08 FPGA

在时序约束中，对于input delay的约束也至…

FPGA未使用的管脚处理

tzhuang 2021-11-19 FPGA

在FPGA设计中经常会出现有大量没有使用的IO管脚…

Xilinx Virtual Input/Output

Yvonne 2021-11-18 FPGA

[pdf-embedder url=”…

10Ge XGMII Altera datasheet

tzhuang 2021-11-18 FPGA

[pdf-embedder url=”…

DDR3控制器接口与使用

tzhuang 2021-11-11 FPGA

在完成DDR3控制器生成后，展开新生成ddr3_i…

Vivado DDR3 控制器生成步骤（1）

tzhuang 2021-11-07 FPGA

由于DDR3底层操控的复杂性，因此FPGA编程时一…

DDR3 读写时序

tzhuang 2021-11-06 FPGA

1. DDR3 读时序 DDR3的读时序如图1所示…

FPGA DDR3控制器

tzhuang 2021-11-05 FPGA

由于DDR3速度高、吞吐量大、双边沿、命令复杂、从…

Xilinx FPGA 上电配置官方文档

tzhuang 2021-11-04 FPGA

[pdf-embedder url=”…

FPGA 输入IDELAY设置及应用

tzhuang 2021-11-03 FPGA

在FPGA设计中经常会处理数据对齐以及数据与时钟对…

Xilinx FPGA 7系列时钟资源

tzhuang 2021-11-03 FPGA

[pdf-embedder url=”…

Xilinx FPGA 7系列时钟资源

tzhuang 2021-11-03 FPGA

[pdf-embedder url=”…

Xilinx FPGA DDR 接口及Verilog实现

tzhuang 2021-10-28 FPGA

DDR（double data rate）是指相对…

Xilinx selectIO datasheet

tzhuang 2021-10-28 FPGA

  [pdf-embedder url=…

网速检测及Verilog实现技巧

tzhuang 2021-10-27 FPGA

在局域网中目前物理层（Phy）芯片基本都支持10M…

紫光国产FPGA开发系列（五）—在PDS工程中调用IP核

慧众科芯 2021-03-23 FPGA

本文为北京慧众科芯电子技术有限公司和智芯融网络大学…

紫光国产FPGA开发系列（四）：PDS工程常用操作技巧

慧众科芯 2021-03-23 FPGA

本文为北京慧众科芯电子技术有限公司和智芯融网络大学…

FII_PRX100T_DDR_V1.3 硬件原理图

William 2021-03-17 FPGA

FII_PRX100T_DDR_V1.3 硬件原理…

Xilinx原语及使用方法

Nikola 2021-03-09 FPGA

原语，其英文名字为Primitive，是Xilin…

利用PCF8591输出50Hz正弦波（sin函数）

Nikola 2021-03-09 AD/DA

PCF8591 是一颗ADDA转换芯片，其广泛应用…

Quartus ROM IP 核仿真注意事项

Nikola 2021-02-25 FPGA

在FPGA开发中，会经常使用到ROM　IP核，特别…