DDR3 读写时序

1. DDR3 读时序

DDR3的读时序如图1所示：

图1 DDR3  读时序

图2  连续读

• 读时序说明：

  • 读数据可以选择burst 8 （BL8）或burst 4(BC4)，在read burst期间不能被打断或中断。
  • 读延时，从读命令开始延时CL+AL时钟周期，DQS与DQ出现在总线上，第一个数据与DQS的上升沿对齐，因此在控制器设计时应将DQS作适当的延时。
  • 读数据时可以流水方式在同一行内进行，如图2.
  • 读数据时，DDR3的DQ，DQS都是输出信号。

2. DDR3 写时序

图3 写时序

图4  连续写

• 写数据可以选择burst 8 （BL8）或burst 4(BC4)，在Write  burst期间不能被打断或中断。
• 写延时，从写命令开始延时CWL+AL时钟周期，DQS与DQ出现在总线上，第一个数据中间位置与DQS的上升沿对齐，因此在控制器设计时应将DQS作适当的延时。
• 写数据时可以流水方式在同一行内进行，如图4.
• 写·数据时，DDR3的DQ，DQS都是输入信号。

参考资料：Xilinx FPGA DDR 接口及Verilog实现