在Verilog 语法中case语句是最常用的语句…
在FPGA开发中,会经常使用到ROM IP核,特别…
在Verilog语法中有三种判断与分支语句,分别是…
ZYNQ SoC 课程简介 ZYNQ SoC 是围…
在学习和使用FPGA过程中, 我们会经常使用复位信…
PCF8591 是一颗AD/DA转换芯片,采用I2…
一位全加器开发板硬件相关部分介绍–FI…
在数字系统设计中经常会出现系统时钟频率太高,而在有…
上节内容从总体上讲解了顺序语句的特点,always…
在Verilog中不仅有并发语句、并发过程,也有顺…
这是第一个例子将会在硬件实验板演示我们的设计。本节…
Verilog的设计方法有两种,一种是自顶向下(t…
由于Verilog HDL是硬件描述语言,因此在使…
Verilog 注释语句与文件头 Verilog语…
Verilog 中归约运算符包含归约与(&…
Verilog 提供了移位运算符方便移位操作,移位…
Verilog 语言支持宏定义(`define),…
曼彻斯特编码(Manchester)是在通讯领域中…
曼彻斯特编码(Manchester)是在通讯领域中…
在Verilog语法中,向量可以按位(bit)引用…
Verilog 位运算符也是主要由与、或、非等逻辑…
逻辑运算符是Verilog语法中连接关系表达式,等…
在Verilog的建模中,时间尺度和延迟是非常重要…
Verilog语法中等式运算符包含==,!=,==…
Verilog中关系运算符有>, 大于;&g…
Verilog 运算符比常规的软件编程语言的运算符…
Verilog变量中每个位(bit)的数值类型有四…
上节介绍了wire,reg数据类型及其用法,并对变…
Verilog语法中最基本的数据类型有 线网(wi…
1. 标识符: Verilog HDL中的标识符是…
在上节课中我们介绍了在Verilog 中,逻辑电路…
模块(module)是verilog 语言中最基本…
Verilog HDL是一种硬件描述语言(HDL:…
Verilog 10b/8b解码 代码 modul…
一、FPGA与Verilog课程简介 课程简介 F…
上一篇文章里,我们介绍了rx模块在参数固定时后的写…
[pdf-embedder url=”…
前两贴我们实现了uart的发送模块,这一贴我们实现…
上一个帖子中我做了固定参数的uart方案,如果模块…
uart通信方式因其简单易于实现和成本低的特点,是…
FPGA 硬件设计为axi-lite 的gpio设…