在我们学习过7段数码管的fpga设计后， 掌握的数…
之前的课程中，我们实现了高速通信分层设计̵…
在之前的章节中，我们学习了高速通信的发送，接收等模…
在上节课Vivado真双端口（TDP）RAM IP…
在讲解清楚了通信分层的概念和PCS子层编码后，由于…
前几节课在Vivado下学习并使用了ROM IP核…
正弦波（sine wave）在工程中有着重要的意义…
在上节课Vivado Block ROM 的生成与…
在Vivado下，Xilinx公司提供了很多实用的…
Quartus 中，提供一个功能：In-Syste…
在之前的算法中，算法执行的速度还是有些慢， 我们设…
在 Verilog实现16进制到10进制（BCD）…
1. 工程代码下载: FPGA_DDR3_IO 2…
如果在FPGA配置之后仍然想访问非通用输入输出的管…
上一篇文章Vivado软件的使用中简单介绍了创建，…
经过前面几个步骤的分析与设计，目前对于各个模块的抽…
经过前面几个步骤的分析与设计，目前对于各个模块的抽…
图1 调度或资源分配，由于需要显示的…
当我们定义了一个向量，在使用这个向量时，可能是整个…
1. eth_phy_core.v eth_phy…
top.v 是整个网络综合实验工程的顶层模块，如图…
网络综合实验中核心设计框架组成结构: …
在前面的几节课程中， 我们介绍了$display，…
因为在论坛上有书写格式和展现形式的限…
因为在论坛上有书写格式和展现形式的限…
当我们实现以太网相关的实现中，需要使用操作系统的相…
当从应用层得到数据时， eth_udp_tx.v …
当以太网包数据被正确接收后， 解析出正确的IP地址…
eth_ip_tx.v 模块是从UDP_TX_DR…
在网络综合设计中，IP层发送模块中将数据写入MAC…
// Module Name: eth_mac_r…
IP层接收工程在网络综合实验架构中的位置如图1所示…
在以太网工程中， 我们使用了很多双端口RAM IP…
/////////////////////////…
DDR（double data rate）是指相对…
在之前的文章中介绍了Verilog文件操作函数，本…
在之前的文章中介绍的文件读写函数，不论读写都是从文…
在Verilog 仿真中， 我们有时需要将文件中的…
在Verilog 仿真中，利用$fopen打开文件…
在Verilog 仿真工程中，有时我们需要从操作系…
在verilog 仿真中，有时会使用$readme…
目前SPI FLASH 工程使用的是 FII-PR…
top.v 模块为整个工程的最顶层模块， 这个模块…
spi_IF.v 模块为上层的系统模块， 这个模块…
spi_phy.v 的上层模块是spi_cmd.v…
在之前的文章中， 我们介绍了SPI 通讯协议，同时…
SPI 协议中, 其中一种应用就是驱动SPI F…
当我们了解了spi 的通讯协议后， 我们使用ver…
什么是SPI SPI（Serial Periphe…
本文主要介绍 SPI 通讯协议， 基本的spi 操…