802.11b中采用7位移位寄存器作为加扰及解扰的…
在上节内容中讲解了串行通信中的帧结构，如每个帧的开…
上节内容讲解了位提取以及自适应同步的概念，同时也输…
在异步通信中数据位的提取至关重要，如果能够准确的把…
在FPGA设计中经常会出现有大量没有使用的IO管脚…
在异步串行通信中，能准确的把时钟信息提取出来是后面…
[pdf-embedder url=”…
[pdf-embedder url=”…
[pdf-embedder url=”…
在光前万兆网PCS之层中为了提高传输效率采用了64…
为了能高效、低误码的接收异步数据，一般在接收端的硬…
1. 工程代码下载: FPGA_DDR3_IO 2…
在完成DDR3控制器生成后，展开新生成ddr3_i…
在DDR控制器的最后阶段是设置FPGA的IO管脚的…
在Vivado控制器的生成步骤选择了DDR3选项之…
在以太网中出现了各种类型，包括不同的速度，不同的介…
[pdf-embedder url=”…
由于DDR3底层操控的复杂性，因此FPGA编程时一…
1. DDR3 读时序 DDR3的读时序如图1所示…
由于DDR3速度高、吞吐量大、双边沿、命令复杂、从…
由于DDR3 SDRAM速度高，数据吞吐量大因此对…
[pdf-embedder url=”…
[pdf-embedder url=”…
DDR3用到许多与时间相关的参数，列举并解释如下如…
DDR3存储器的读/写，刷新等都是按照一定的状态执…
SDRAM或DDR SDRAM 的内部结构如图1所…
在FPGA设计中经常会处理数据对齐以及数据与时钟对…
[pdf-embedder url=”…
[pdf-embedder url=”…
[pdf-embedder url=”…
DDR（double data rate）是指相对…
[pdf-embedder url=…
在局域网中目前物理层（Phy）芯片基本都支持10M…
[pdf-embedder url=”…
MAC（Media Access Control，…
CRC逻辑电路设计 前导课程分析了CRC根据生成多…
在网络开发、调试、测量、维修中，了解互联网网线及接…
10b/8b解码VHDL实现及Verilog接口 …
8b/10b编码VHDL语言实现及Verilog …
物理层芯片除了使用MII接口与MAC交换数据外，还…
网络物理层分为3个子层：物理编码子层PCS，物理媒…
二进制数域及计算 由于随着数字技术和计算行业的发展…
数域是指数的集合，是近代数学研究的一个重要分支。特…
物理层（Phy）是将MAC层并行数据串行化的物理载…
传输层在TCP/IP协议中包含两种协议，分别为UD…
在TCP/IP协议中，传输层协议有UDP和TCP协…
在TCP/IP协议中，有许多的协议会用于网络管理部…
在网络层封装时要求需要对头部数据进行保护，IPv6…
网络层也称为IP层，在TCP/IP协议中为第三层，…
在当今的网络应用中，当属于以太网最流行，特别是终端…